广泛了解先进的包装

Choon李,首席技术官JCET,坐下来与半导体工程讨论半导体市万博体育matext网页场,摩尔定律,chiplets,扇出包装,和制造问题。以下是摘录的讨论。

SE:我们在半导体周期吗?

李:如果你看看2020年,半导体产业的总体增长10%左右。然后,在2021年,它预计将增长约24%。这可以归因于Covid情况。每个人都购买所有类型的系统相互连接。但如果你看看2022年,它看起来像个位数的数字。不过,在半导体复合年增长率方面,或CAGR,看起来坚固。只是2021真的很特殊。我不考虑在其他参数如通货膨胀或其他因素。如果你看看纯半导体市场,看起来好。

SE:一些大的驱动芯片市场?

李:汽车的驱动力之一。尽管这里有芯片短缺,汽车仍在增长。然后,自主驾驶电动汽车等正在推动增长。在一段时间内,汽车行业一直关注安全。你在汽车传感器甚至安全特性ADAS。这是一个很大的汽车司机。许多汽车的电子内容是每辆车600美元左右。它从那里。在汽车电子内容将会增加。然后,5 g相关应用程序,你有一辆车搬到另外一辆车,或者vehicle-to-vehicle (V2V)通信。这是推动高端娱乐市场。这项技术仍处于早期阶段。每一个汽车制造商正在考虑。

SE:什么是驱动半导体市场,包装和这有什么影响吗?

李:另一个司机是人工智能。人工智能包括高性能计算(HPC)。我们看到很多需求倒装芯片BGA,与人工智能或HPC应用程序。还包括2.5 d,3 d、高密度扇出。人工智能的云是一个巨大的市场。数据中心的采用率继续增加。数据中心也提高他们的效率和减少运营成本。的数据量以惊人的速度增加。

SE: 5克呢?

李:在通信领域,有5克。但5 g尚未成熟的阶段。它仍然是在早期阶段。因为Covid情况,一些国家推迟或放缓5 g的基础设施。明年,很多人会专注于抚养5 g的基础设施。每一个手机制造商都认真把5 g智能手机中的内容。OSAT市场5 g是一个重要因素。我们一直在扩大我们的能力,把5 g的基础设施需求,尤其是对system-in-package(SiP)。你也有AiP 5克,或antenna-in-package包中的一个新特性。

SE:你如何看待摩尔定律?

李:摩尔定律根据定义,包括芯片密度每两年翻一番。但这没有发生了。慢下来。但是我们可以从另一个方面看这个。我们已经听说过在每个节点的性能提升了40%。但是原来的定义而言,摩尔定律并不是迎头赶上。这不是真的死了。它正在放缓。

SE:与此同时,旧的技术正在蓬勃发展。对芯片有巨大需求在年长成熟节点200毫米晶圆厂,对吧?

李:这是惊人的。即使在OSATs, 8英寸wafer-level需求是巨大的。在某些情况下,它是超过12英寸。这是一个产业转型的拐点。正如我们之前所讨论的,汽车是一个重要因素。然后,我们有工业物联网。对模拟的需求是巨大的,甚至在汽车。权力是越来越像电动汽车关键技术时。

SE:集成电路包装并不新鲜,但年前它在很大程度上是在后台。一个给定的IC包简单的芯片封装和保护。然而最近,包装已成为各行业更重要。改变了什么?

李:智能手机市场将第一批的变化。在某种意义上,有更多的功能嵌入到智能手机。如果你看看3 g, 4 g, 5 g演进,智能手机包含了更多的死于相同的主板。把一切向SiP-type的格式。x, y, z形式因素成为了智能手机的一个关键参数,以及3 g, 4 g的进化和4 g 5克。另一个司机是高性能计算领域。然后,(台积电)信息,RDL先进技术成为一个基线的包装格式包装。

SE: Chiplets是一个热门话题,因为他们允许你选择一个菜单的模块化的死亡。你看到什么?

李:每个人都在谈论chiplets。chiplets之前,人们想,‘我想和功能不同SoC架构中,而不是传统的整体式SoC。这是另一个影响包装的变化。在某种意义上,这种高级包,或高级产品,需要高密度互联。所以在这种情况下,包装本身不再仅仅是一个死在一个包封装。在更高级的包装,你需要考虑布局,与芯片的交互和包,以及如何这些层。这些正在成为一些基本参数考虑当设备制造商设计自己的芯片。Chiplets已经在市场上。这个概念来自IDMs或设备制造商。他们看包的一部分,产品性能和产品推出。

SE:你如何看待这玩?

李:从系统的观点来看,chiplet multi-die架构。从OSAT的角度来看,问题是你如何真正优化布局的最优性能或最大性能在包。在某些方面,chiplet的定义是由设备制造商。设备的人想象分手一个SoC的想法。模拟是一个节点。然后,你可能16/14nm / 7海里IP。参数是你获得更好的晶片产量和省钱。他们正在考虑如何分解离散函数的单片SoC设计。现在,AMD在chiplets非常活跃。他们在SoIC正在与台积电。 They have already implemented this architecture and made improvements to the performance. AMD has fully utilized this advanced packaging concept.

SE: 2015年,JCET新科金朋收购。JCET提供了一个广泛的投资组合包装和组装服务与全球业务。接下来会发生什么?

李:我们有一个扩张计划。JCET管理已经批准了大量的资本支出在未来几年,我们准备了空间为了扩大产能。OSAT市场的领军人物,我们依赖于持续投资在技术和制造能力。

SE:我们看到几个铸造厂扩大他们的包装工作,如英特尔、台积电、三星。有什么想法吗?

李:在许多方面,铸造厂更加关注先进的包装格式,类似SoIC台积电。这是一个铸造前端的过程。我们想要专注于我们自己的能力。Wafer-level扇出包装就是一个例子。我们正在2μm x 2μm高性能和良好的收益。

SE:让我们来谈谈不同的包装类型。丝焊呢?这仍然是一个大企业,对吧?

李:半导体的单位数,线键占80%。看看进化钢丝焊接技术。在我们的工厂,我们处理类似2500电线包。线焊接的一个因素是成本。另一个是可靠性。Leadframe-based或达到包便宜。这是一个两层的有机基质。但这是一个巨大的数量的单位。我们已经花了很多钱来扩大产能。

SE:扇出包装日益活跃,JCET这种方法并不陌生。公司有着悠久的历史与嵌入式wafer-level球阵列(eWLB),对吧?

李:JCET新加坡操作eWLB早期进入者之一。从一开始他们开始eWLB英飞凌的许可证。但扇出是一个支离破碎的细分市场。我们正试图进入不同的细分市场。这是一个适合的容量high-mix市场,但它仍然是有价值的性能代价。它有一些优点与x, y,和z形式因素。现在,我们看到eWLB的增长。扇出的低端。

SE: JCET最近进入高密度扇出市场与技术称为XDFOI。那是什么呢?

李:与XDFOI JCET最近宣布计划。这基本上是一个chip-last RDL-first,高密度扇出技术。我们正在开发rdl 2μm线和空间。相比之下,eWLB 10μm / 15μm线和空间。我们正在进入一个高密度扇出市场为客户提供新的选择。许多人认为价值主张使用扇出硅插入器。所以我们计划有一个高端扇出从JCET提供。

SE:几家公司提供高密度扇出,可以支持高带宽内存(HBM)内存和其他复杂的设备。兴趣对你的技术水平是什么?

李:肯定,我们客户对我们的高密度扇出不同的内存配置。

SE:线/空间几何图形朝着高密度空间吗?

李:现在,4μm x 4μm用于大批量生产(HVM)和2μm 2μm HVM移动。关于这些决议,步进可以处理1μm x 1μm。但挑战是实现收益。没有实现的收益率,就没有价值。我们的重点是实现高收益。高收益将远高于99%,但是RDL和2μm线和空间。

SE:你使用传统步进或直写光刻流?

李:我们使用传统的步进。我们使用的是一种先进的系统。我们可以做2μm x 2μm。

SE:扇出的大挑战是死的转变和弯曲,对吧?

李:死的转变并不是2μm x 2μm的主要问题。当你去这些细纹和空间,粒子是凶手。粒子是最大的挑战。

SE:当然,这意味着你需要更多的检查工具吗?

李:完全正确。在正常rdl 10μm线和空间,削弱1μm。如果你有2μm线和空间,削弱是一个巨大的挑战。这是一个完全不同的挑战当你比较10μm x 10μm与2μm x 2μm。所以你需要非常谨慎微调过程。

SE: panel-level输出端上你的观点是什么?

李:四、五年前,我很悲观。问题是,没有标准格式的面板。当时,有设备问题。有一个缺乏成熟。今天的驱动力是什么?的动机panel-level处理晶片水平相比是成本。我并不是在谈论市场本身,或者客户会采用它。从成本的角度来看,一个12英寸的线已经贬值。如果你想开始一个面板线,你必须考虑折旧。这是一个问题。 Then, whenever you have a new device, you need to undergo a full qualification process on panel. It’s a different qualification process from a wafer-level one. In one conference, I made the comparison between wafer-level versus panel-level. Take a codec-like chip at 7μm x 7μm, for example. Let’s say smartphone sales are roughly 1.4 billion. You need 1.4 billion units of this package for each phone as one example. Then, you might have a facility with 20,000 panels per month. Even a 10,000 square meter panel can handle 1.4 billion units.

在混合粘结SE:任何想法吗?

李:我们有混合成键的路线图。这与碰撞。索尼一直在使用混合成键。索尼已经这样做很长时间了CMOS图像传感器。现在,每个人都工作在混合成键。它使高密度die-to-die键。它基本上是copper-to-copper键。在混合成键,你不是扩展铜疙瘩,它包含一个tin-silver上限铜。它只是copper-to-copper。这是一个不同的互连薄片焊接的过程。

SE:在当今先进的包,使用铜microbumps芯片堆叠和保税。最先进的microbumps涉及40μm音高,相当于20μm 25μm肿块大小与15μm间距邻死疙瘩。行业正在细球40μm之外,使更多的I / o。这里发生了什么?

李:现在,40μm是常见的HVM撞球场。10μm,我们正在研究。我们正在努力建立我们的工程数据。如果客户想去10μm球为自己的设备,包括die-to-die成键,我们将有能力处理这个。但当谈到小于1μm-like音高,这就是挑战。这是一个foundry-like过程。通常,OSATs下降到10μm的功能,也许过去。

SE:你在这里看着热压键合?

李:不。我们实际上是采用激光辅助键(实验室)。激光辅助键照耀一束激光芯片,bump技巧Sn或障碍。实验室是用于连接到基板上。这给更高的大学(单位/小时)和比热压更健壮的互连。它提供了更少的残余应力比奥(大规模回流)。

SE:最后,是什么让你彻夜难眠或担忧你的市场?

李:在某些情况下,包装技术通常与铸造厂的功能重叠,提高业务情况的动态OSAT环境而言,资本投资和ROI,以及拥有一个专门制造与自动化基础设施。

有关的故事
System-In-Package繁荣的阴影
Multi-chip方法跨越所有包类型,主宰智能手机和衣物收藏市场。

扩展撞球在先进的包装
更快更高密度的互联将使运动的数据,但有不止一个方法来实现这一点。

拼凑Chiplets
变化,可以推动这个包装方法成为主流,和未来的挑战。

先进的包装的下一波
一长串的选项是推动multi-chip包设计的前沿,同时创建一个令人眼花缭乱的多种选择和权衡

肿块与混合结合先进的包装
新互联提供速度改进,但权衡包括更高的成本,复杂性,和新的制造挑战。

扇出包装选择成长
一旦视为一个低成本的集成电路包装选项,扇出主流和上游。

扇出和包装的挑战
专家在餐桌上:Wafer-level panel-level方法,包装经济学以及新材料的必要性。